




(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(11) 63-188959 (A) (43) 4.8.1988 (19) JP
 (21) Appl. No. 62-20911 (22) 30.1.1987
 (71) NEC CORP (72) HIROYASU AZUMA
 (51) Int. Cl'. H01L21/90,H01L21/95

PURPOSE: To prevent a defective contact from being caused due to the discharge of a gas generated during the formation of an upper-layer wiring part by a method wherein a third insulating film is formed at the side wall of an opening for contact with an interlayer insulating film where the rear and the surface of an insulating film composed of an organic material are coated with a first and a second insulating films.

CONSTITUTION: An insulating film 5, composed of an organic material, which is used to improve the coating performance at a stepped part is formed on a silicon nitride film 4 coating a lower-layer wiring part 3; then, a silicon nitride film 6 coating the film is formed. An opening 8 which reaches the lower-layer wiring part 3 is made by using an anisotropic etching method; a silicon nitride film 7 is formed on the assembly. Then, the silicon nitride film 7 is left only on the side walls of the opening 8 by using the anisotropic etching method; the silicon nitride film 7 other than the side walls is removed; an upper-layer wiring part 9, which comes into contact with the lower-layer wiring part 3 and which is extended over the side faces of the silicon nitride film 7 and over the silicon nitride film 6, is formed. Because the insulating film 5 composed of the organic material is coated with the silicon nitride film 7 at the side walls of the opening 8, it is possible to prevent a gas from being generated during the formation of an upper-layer wiring part and to improve the contact performance between an upper wiring part and a lower wiring part.





(54) SEALING STRUCTURE FOR ELECTRONIC COMPONENT

(11) 63-188960 (A) (43) 4.8.1988 (19) JP
 (21) Appl. No. 62-20943 (22) 30.1.1987
 (71) MURATA MFG CO LTD (72) YASUHIRO TANAKA
 (51) Int. Cl'. H01L23/02,H03H9/02

PURPOSE: To prevent a resin from penetrating by a method wherein a sheet of paper or a resin base sheet, where an elastic body layer composed of silicone rubber or the like is formed at least on one main face, is used as a sheet material for sealing an opening of a case.

CONSTITUTION: At a sealing structure of a piezoelectric oscillator 1, a sheet material 14 where a silicone rubber layer 12 is coated on a base sheet 17 is attached to an opening 2a of a case 2; terminals 6 are pierces through the silicone rubber layer 12. Even when a gap is produced due to the displacement between slits 8 at the base sheet 17 and the terminals 6 or due to the defective contact, this gap is sealed up surely by the elasticity of the silicone rubber. By this setup, a resin 9 does not penetrate into the case 2; accordingly, it is possible to prevent the characteristic of a product from deteriorating and to improve the yield rate of the product.





(54) PACKAGE FOR SEMICONDUCTOR INTEGRATED CIRCUIT

(11) 63-188961 (A) (43) 4.8.1988 (19) JP
 (21) Appl. No. 62-20901 (22) 30.1.1987
 (71) NEC CORP (72) ATSUYA OOISHI
 (51) Int. Cl'. H01L23/12,H01L23/04,H01L23/12,H01L23/50,H03K19/00

PURPOSE: To reduce the attenuation and the delay of a high-frequency signal by a method wherein a terminating treatment of a high-frequency signal line is executed on a wiring pattern formed on the surface of a package so that an internal wiring part can be shortened.

CONSTITUTION: A high-frequency signal which is input through an external lead 2 passes through a route of a metallized pattern 3 on the side face, an internal wiring part 4, a through hole 18, a turned-back internal wiring part 17, a metallized pattern 6, on the side face, for turned-back signal extraction use and a wiring pattern 1 in this order; it is absorbed by a terminating resistor mounted in a terminating-resistor mounting region 5 which is situated between the wiring pattern 1 and a wiring pattern 15. By this method, if the wiring pattern, which is connected to the internal wiring part inside the package or to the external lead at the package via the through hole or the metallized pattern on the side face at the package, is installed on the surface of the package, it is possible to mount the terminating resistor on the package itself and to terminate a high-frequency transmission line effectively just near the package.



⑥日本国特許庁 (JP)

⑪特許出願公開

⑫公開特許公報 (A) 昭63-188959

⑤Int.Cl.
H 01 L 21/90
21/95

識別記号
S-6708-5F
6708-5F

③公開 昭和63年(1988)8月4日
審査請求 未請求 発明の数 2 (全5頁)

④発明の名称 半導体装置およびその製造方法

②特 願 昭62-20911
③出 願 昭62(1987)1月30日

④発明者 東 寛 保 東京都港区芝5丁目33番1号 日本電気株式会社内
⑤出願人 日本電気株式会社 東京都港区芝5丁目33番1号
⑥代理人 弁理士 内原 晋

明細書

発明の名称

半導体装置およびその製造方法

特許請求の範囲

(1) 半導体基板上に設けられた絶縁膜と、前記絶縁膜上に設けられた下層配線と、前記下層配線を覆う第1の絶縁膜と、前記第1の絶縁膜上に設けられた有機材料系絶縁膜と、前記有機材料系絶縁膜を覆う第2の絶縁膜と、前記下層配線上の前記第2の絶縁膜と前記有機材料系絶縁膜と前記第1の絶縁膜とを貫通して設けられた開孔部と、該開孔部の側壁を被覆するように設けられた第3の絶縁膜と、前記開孔部の前記下層配線とコンタクトし前記第2の絶縁膜上に延在する上層配線とを含むことを特徴とする半導体装置。

(2) 半導体基板上に設けられた絶縁膜の上に下層配線を形成する工程と、前記下層配線を覆

う第1の絶縁膜と前記第1の絶縁膜上の有機材料系絶縁膜と前記有機材料系絶縁膜を覆う第2の絶縁膜とを順次形成する工程と、前記下層配線上の前記第2の絶縁膜と前記有機材料系絶縁膜と前記第1の絶縁膜とを貫通する開孔部を形成する工程と、前記開孔部および前記第2の絶縁膜上に第3の絶縁膜を形成した後異方性エッティング法により前記開孔部の側壁にのみ前記第3の絶縁膜を残し他の部分の前記第3の絶縁膜を除去する工程と、前記開孔部の前記下層配線とコンタクトし前記第2の絶縁膜上に延在する上層配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。

発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置およびその製造方法に関する。

(従来の技術)

半導体装置の高集積化のためには多層配線技術が不可欠となっているが、配線の微細化が進むにつれて配線の幅および間隔が狭くなり、例えば接近して平行に配置された複数の下層配線上に層間絶縁膜を介して交差する上層配線を設ける場合に段差被覆性が悪く上層配線の断線不良を発生する問題があった。これを解決する手段として有機材料系絶縁膜を用いる方法が採用されている。

第3図(a)～(c)は従来の半導体装置の製造方法の一例を説明するための工程順に示した半導体チップの断面図である。

まず、第3図(a)に示すように、シリコン基板1の上に設けられたシリコン酸化膜2の上に下層配線3を形成する。

次に、第3図(b)に示すように、下層配線3を覆うシリコン塗化膜4をプラズマCVD法により約0.1μmの厚さに形成し、シリコン塗化膜4の上に回転塗布法により有機材料系絶縁膜5を約0.5μmの厚さに形成する。次に、有機材料系絶縁膜5を覆うシリコン塗化膜6を約0.1μmの厚

さに形成する。

次に、第3図(c)に示すように、異方性エッチング法を用いて下層配線3の上のシリコン塗化膜6と有機材料系絶縁膜5とシリコン塗化膜4とを通す開孔部8を選択的に設ける。次に、スパッタリング法により開孔部8の下層配線3とコンタクトしシリコン塗化膜6上に延在する上層配線9を形成する。

(発明が解決しようとする問題点)

上述した従来の半導体装置の製造方法で製造された半導体装置は、上層配線をスパッタリング法で形成する際に、開孔部側壁に露出している有機材料系絶縁膜より生ずるガス放出のために開孔部側壁に上層配線が形成されず、下層配線と上層配線の接続不良が発生するという問題点があった。

本発明の目的は、層間配線間のコンタクトを確実化する半導体装置およびその製造方法を提供することにある。

(問題点を解決するための手段)

本発明の半導体装置は、半導体基板上に設けら

れた絶縁膜と、前記絶縁膜上に設けられた下層配線と、前記下層配線を覆う第1の絶縁膜と、前記第1の絶縁膜上に設けられた有機材料系絶縁膜と、前記有機材料系絶縁膜を覆う第2の絶縁膜と、前記下層配線上の前記第2の絶縁膜と前記有機材料系絶縁膜と前記第1の絶縁膜とを貫通して設けられた開孔部と、該開孔部の側壁を被覆するよう設けられた第3の絶縁膜と、前記開孔部の前記下層配線とコンタクトし前記第2の絶縁膜上に延在する上層配線とを含んで構成される。

本発明の半導体装置の製造方法は、半導体基板上に設けられた絶縁膜の上に下層配線を形成する工程と、前記下層配線を覆う第1の絶縁膜と前記第1の絶縁膜上の有機材料系絶縁膜と前記有機材料系絶縁膜を覆う第2の絶縁膜とを順次形成する工程と、前記下層配線上の前記第2の絶縁膜と前記有機材料系絶縁膜と前記第1の絶縁膜とを貫通する開孔部を形成する工程と、前記開孔部および前記第2の絶縁膜上に第3の絶縁膜を形成した後異方性エッチング法により前記開孔部の側壁にの

み前記第3の絶縁膜を残し他の部分の前記第3の絶縁膜を除去する工程と、前記開孔部の前記下層配線とコンタクトし前記第2の絶縁膜上に延在する上層配線を形成する工程とを含んで構成される。

(実施例)

次に、本発明の実施例について図面を参照して説明する。

第1図(a)～(e)は本発明の半導体装置およびその製造方法の第1の実施例を説明するための工程順に示した半導体チップの断面図である。

まず、第1図(a)に示すように、シリコン基板1の上に設けられたシリコン酸化膜2の上に下層配線3を形成する。

次に、第1図(b)に示すように、下層配線3を覆うシリコン塗化膜4をプラズマCVD法により約0.1μmの厚さに形成し、シリコン塗化膜4の上に段差被覆性を改善するための有機材料系絶縁膜5を例えばポリイミド系樹脂を回転塗布法で塗布し窒素雰囲気中で100～400℃の熱処理

を行い約0.5 μmの厚さに形成する。次に、有機材料系絶縁膜5を被覆するシリコン空化膜6をプラズマCVD法により約0.1 μmの厚さに形成する。

次に、第1図(c)に示すように、異方性エッチング法を用いてシリコン空化膜6と有機材料系絶縁膜5とシリコン空化膜4とを貫通し下層配線3に達する開孔部8を選択的に設ける。次に、開孔部8およびシリコン空化膜6の上にアラズマCVD法によりシリコン空化膜7を形成する。

次に、第1図(d)に示すように、異方性エッティング法により開孔部8の側壁にのみシリコン空化膜7を残し他の部分のシリコン空化膜7を除去する。

次に、第1図(e)に示すように、開孔部8の下層配線3とコンタクトしシリコン空化膜7の側面およびシリコン空化膜6の上に延在する例えはアルミニウム等からなる上層配線9を形成する。

このように、有機材料系絶縁膜5は開孔部8の

側壁でシリコン空化膜7により被覆されて漏出しないため、上層配線の形成時に開孔部8のガス発生を防ぎ、上・下層配線間のコンタクトを改善する効果が得られる。

第2図(a)～(d)は本発明の半導体装置およびその製造方法の第2の実施例を説明するための工程順に示した半導体チップの断面図である。

第2図(a)に示すように、シリコン基板1の上に設けられたシリコン酸化膜2の上に下層配線3を形成し、下層配線3を覆うシリコン空化膜4をアラズマCVD法により約0.5 μmの厚さに形成する。次に、シリコン空化膜4の上に有機材料系絶縁膜(例えばポリイミド系樹脂膜等)5を回転塗布法で段差部に厚く平坦部に薄く(約0.1 μmの厚さ)形成し、100～400°Cの窒素雰囲気中で熱処理する。次に、有機材料系絶縁膜5を被覆するシリコン空化膜6をアラズマCVD法により約0.5 μmの厚さに形成した後シリコン空化膜6のコンタクト用の開孔部形成領域に等方性エッティング法により約0.3 μmの深さの凹部を形

成する。

次に、第2図(b)に示すように、異方性エッティング法により前記凹部にシリコン空化膜6と有機材料系絶縁膜5とシリコン空化膜4とを貫通し下層配線3に達する開孔部8を選択的に形成し、開孔部8およびシリコン空化膜6の上にアラズマCVD法によりシリコン空化膜7を形成する。この場合、前記凹部が開孔部8の上端に傾斜面を付加し上層配線の段差被覆性を改善する効果がある。

次に、第2図(c)に示すように、異方性エッティング法により開孔部8の側壁にのみシリコン空化膜7を残し他の部分のシリコン空化膜7を除去する。

次に、第2図(d)に示すように、開孔部8の下層配線3とコンタクトしシリコン空化膜7の側面およびシリコン空化膜6の上に延在する上層配線9を形成する。

[発明の効果]

以上説明したように本発明は、段差被覆性を改

善する有機材料系絶縁膜の下面および上面が、第1および第2の絶縁膜で被覆されて構成される層間絶縁膜のコンタクト用開孔部側壁に第3の絶縁膜を形成し、開孔部の下層配線とコンタクトさせる上層配線の形成時に有機材料系絶縁膜から発生するガス放出のためコンタクト不良を発生する事故を防止して製品の歩留りを改善する効果がある。


図面の簡単な説明

第1(a)～(e)および第2図(a)～(d)は本発明の半導体装置およびその製造方法の第1および第2の実施例を説明するための工程順に示した半導体チップの断面図、第3図(a)～(c)は従来の半導体装置の製造方法を説明するための工程順に示した半導体チップの断面図である。


1…シリコン基板、2…シリコン酸化膜、3…下層配線、4…シリコン空化膜、5…有機材料系絶縁膜、6、7…シリコン空化膜、8…開孔部。

9…上層配線。


代理人弁理士内原晋




第1図




第1図



第2図



第2図



第3図